고속 FIFO 디자인

[ũ]

그것은 일반적인 FIFO 디자인 (가 SYN
/ asyn). 있지만, 그것은 높은 속도 FIFO 설계 어렵다 완화됩니다.

제발 자신의 의견을 공유할 수있습니다.

 

[cyteng]

얼마나 빨리 "속도를 높이"그것을 고려합니까?

 

[ũ]

예를 들어 : 300MHz 클럭에서 끝났습니다.

 

[rewkie]

내가 어떻게 할 수 kown하고 싶어?

 

[juripero]

당신이 사용하고있는 과정에, 그것은 상대적으로 간단합니다 .15 또는 경우에 따라 0.13 CMOS 프로세스에 대해 얘기하고있다.

 

[Guest]

아니면 고도의 파이프라인의 코드를 사용할 수있습니다.
하지만, 300 MHz의 클럭 사이클 더 이상 작동

놀았어

 

[Guest]

내가 FIFO & 디자인과 다른 종류의 abt FIFO의 세부 구조를 알고 싶어요.

고맙습니다
윈텔

 

[juripero]

FIFO 디자인에 TI의 사이트에서 검색, 그들 FIFO 아키텍처 및 디자인 문제에 대한 탁월한 애플 리케이션 노트가

 

[ttspice]

내가 만약 동기 속도 FIFO의 문제는, 생각하지 마
우리가 찾는 대부분의 문제는 비동기 FIFO입니다 ...

이 신문은 도움이 될 수있습니다 asyn 대한 Mr.Cummings 스너그 - FIFO 디자인첨부 파일이 삭제되었습니다.당신을 찾을 수있는 위치 : http://www.sunburst-design.com/papers/elektroda에 (게시된 200 번)

 

[Guest]

나에게 디자인과 동기식 FIFO의 세부 구조를