고속 설계 문제

[mpatel]

안녕, 난 125에서 170 MHz 이상으로 FPGA를 설계하는 데 사용됩니다. 내가 처리할 필요가 어떤 위기의 높은 주파수에서 디자인을 업그레이 드 동부 표준시 900 MHz 이상 말을하면 이제 질문은? 무엇이 중요한 문제가 될 그리고 어떻게 그들을 해결합니까?

 

[Yun Lin]

고속 IO를위한 PCB가 중요하고 또한 FPGA의 Io는 중요합니다.

 

[bulx]

FPGA 칩 자체가 귀하의 복잡한 회로 (multpltier, 큰 adders, barrrel shifters 등)에 대해 이야기하는 것은 타이밍을 충족하지 않습니다. 당신이 그들을 파이프 라이닝의 방법을 찾아야합니다. 일 IOS에서는 입력 타이밍 (하지만 IOS 수 변경되지 않습니다)를 충족하는 문제가 수 있습니다. 현재 FPGA 패드는 조잡한 900MhZ (다시 시계 내부있을 수 있습니다)에서 시계 받아들일 수 있을지 몰라요, 단계는 다시 실행과 함께 달성하기 위해 정말 너무 큰 것 같습니다. - B

 

[snake_eyes]

난 그냥 다시 실행 실리콘 기술이 동일하거나 거의 동일한 사실에 의해 주어진 거의 불가능는 100 MHz 이상에서 900 MHz 이상으로 점프, BULX과 함께 동의합니다. 그 정도의 수준으로 주파수를 Icreasing하면 디자인을 다시 디자인도 구조물 변경을 요구할 수 있습니다. FPGA에 구현 900MHz 아주 쉬운 일이 아니다 .. 그것은 시스템의 매우 carefull 건축 설계가 필요합니다.

 

[funster]

FPGA의 프로그램 연결이 매우 긴 지연을했기 때문에, 그래서 900MHZ 말씀은 이러한 높은 속도를 달성하기 위해 FPGA를 사용할 수 없습니다 생각합니다. 당신이 (도움이 될 수 있습니다 함께 근처에 관련 로직을 넣어) 문제를 개선하기 위해 위의주의 FLOORPLAN을 지불할 수 있습니다. 안부 [인용 = mpatel] 안녕하세요, 제가 125에서 170 MHz 이상으로 FPGA를 설계하는 데 사용됩니다. 내가 처리할 필요가 어떤 위기의 높은 주파수에서 디자인을 업그레이 드 동부 표준시 900 MHz 이상 말을하면 이제 질문은? 무엇이 중요한 문제가 될 것이며, 어떻게 그들을 해결합니까? [/ 인용]