계층 구조를 만들 수없는 ... 2004년 9:14 8월

[davorin]

항상 ispLever
1월 4일 "Verilog 파일을 가져올 때 or1200에서 계층 구조를 만드는 방법에 대한"unability 하소연에 OpenRisc 합성하는 중입니다 ...

뭔가 더 ispLever 자료
1월 4일 Verilog 코드에 대해 엄격하다?

 

[leonqin]

ispLevel
1월 4일 내에서 합성기 신플리시티의 Synplify
7.6a 및 멘토의 레오나르도 Specctrm.Which 하나를 선택인가?
그리고 당신과 함께 독립형 Synplify 합성 or1200 시도해 볼 수있습니다.
그건 그렇고, ispLevel의 덩치가 너무 커
1월 4일 개 : 하드 디스크 공간이 설치에 필요한 최소한 2 세대.

 

[davorin]

leonqin 썼습니다 :

ispLevel 1월 4일 내에서 합성기 신플리시티의 Synplify 7.6a 및 멘토의 레오나르도 Specctrm.Which 하나를 선택인가?

 

[leonqin]

보이 로그, 당신이 선택한 하나를 찾을 수있는 것입니다

 

[Guest]

[No message]

 

[davorin]

Ehhmm .. 난 그 중 하나는 선택 있었는지 그리고 나는 위의 두 버전을 시도했다 ...

하지만 새 프로젝트로 가져오기 도구 합성 Verilog 파일은 .. 제가 왜 귀찮게 Synplify 조사해야 / 레오나르도를 호출하지 않는다?