검증의

[truebs]

안녕,

나눠 다음과 같은 몇 가지 용어에 대한 귀하의 의견 부탁 수있다 : -

1) 정장 검증
2) 기능 검증

ASIC의 흐름을 존중, 즉 어떤 경우에이 때 어디로 이러한 검증을 수행합니까입니까?

어떻게 우리가 이런거야?일반적으로 사용되는 도구는 무엇입니까?Synopsys는?

감사합니다,
truebs

 

[aji_vlsi]

truebs 썼습니다 :

안녕,나눠 다음과 같은 몇 가지 용어에 대한 귀하의 의견 부탁 수있다 : -1) 정장 검증

2) 기능 검증ASIC의 흐름을 존중, 즉 어떤 경우에이 때 어디로 이러한 검증을 수행합니까입니까?어떻게 우리가 이런거야?
일반적으로 사용되는 도구는 무엇입니까?
Synopsys는?감사합니다,

truebs

 

[Guest]

[No message]

 

[pintuinvlsi]

is done when we have our DUT RTL is ready and we here check for all the functionality of our design (for which it is designed).

기능성 검증을
할 때 우리는 DUT의 RTL 준비가되어 있는데 우리는 여기에 우리의 디자인의 모든 기능에 대한 (그것을) 설계되어 있는지 확인 이루어집니다.일부 HVL 언어 (같은 설계의 기본적으로 우리는 테스트 기능을 verilig, VHDL, specman, 베라, 시스템 Verilog 등등).

정장 검증 우리는 ASIC의 흐름의 다른 단계에있는 동안 언제든지 변경되지 않았습니다 설계를위한 기능을 확인하십시오.예를 들어, 마찬가지로 우리가 Netlist로, 우리가 공식적으로 사용하는 경우 verificatio 합성 도구 (그래서 우리가 공식적으로 확인 황금은 RTL과 Netlist 사이 functionlity 변경되지 않았습니다 참조)에 마찬가지로 우리는 prelayout 및 게시물 레이아웃 Netlist에 대한 공식적인 검증을 수행할 수있는 우리의 RTL 합성 아무것도 안보이 변경되었습니다.공식적인 확인을 위해 우리가 일반적으로 Conformal 케이던스, 시놉시스 공증을 사용합니다.

희망이 도움이됩니다.

안부,
pintuinvlsi