규칙 | 최근 게시물 | 토픽 RSS | 검색 | 회원 가입 | 로그인

동기 및 비동기 SOC를 설계에서 발생하는

EDAboard.com 포럼 색인 - "의 ASIC 설계 방법론 및 도구 (디지털) -"동기식 및 비동기식 SOC를 설계 발생

저자

메시지

vlsitechnology

가입 : 2007년 11월 1일
게시물 : 262
도움이 : 6

2007년 11월 6일 19시 47분 동기 및 비동기 SOC를 설계에서 발생하는

어떤 동기 및 비동기 설계 사이의 차이점은 무엇입니까

만약 우리가 거기에 기회가 내 왜곡하는 방법을 SHD 내가 디자인을 최적화하는 시간도 다음에 최적화하고 이후 설계 요구 사항을 충족하지 않을 것입니다 동기식 설계에 두 개의 시계가 있나요?
아무도 나를 설명할 수 있습니까?

맨 위로 이동

구글
애드 센스
구글 애드 센스

2007년 11월 6일 19시 47분 광고

맨 위로 이동

gliss

가입 : 2006 년 2005년 4월 22일
게시물 : 670
도와주 : 61
위치 : 보스톤

2007년 11월 6일 20시 40분 동기 및 비동기 SOC를 설계에서 발생하는

클럭 동기 시스템의 네트워크에 의해 구동됩니다. 비동기 사람이 아닙니다. SOC는 타이밍 analyzis 및 최적화를위한 자동화 도구가있다. 당신은 다른 지점에서 흐름이 도구를 실행할 수있습니다. 이동 블록 주위의 변화와 같은 최적화를 수행할 수있는 클럭 트리 합성 / 클럭 버퍼를 추가한 후.

예를 들어, 만약 너무 많이 scew, 당신은 대체할 수있는 디자인을 재전송,하려면, / etc 다른 클럭 버퍼를 사용하여 트리 구조로 변경합니다. 때, 당신은 아마 더 많은 지역과 더 많은 전력을 사용하여이 최적화 할

또한, 대부분의 좋은 ASIC의 라이브러리를 클럭 신호를 위해 특별히 버퍼, 하나의 일반적인 사용을위한 중 하나를 두 번 포함하면 적절한 사람 사용하고 있는지 확인하십시오.

맨 위로 이동